하이포택시로 2차원반도체 혁신…서울대, 차세대 AI칩 대량생산 발판
2차원 반도체 성장 방식이 바뀌며 차세대 인공지능 반도체 산업의 판도가 흔들리고 있다. 서울대 연구진이 개발한 하이포택시 공정은 기존 실리콘 기반 한계를 넘는 초박막 반도체를 대면적으로 합성해, AI 칩 성능과 집적도를 동시에 끌어올릴 수 있는 기반 기술로 평가받는다. 업계에서는 이 기술이 차세대 파운드리 공정과 신소재 경쟁의 분기점이 될 수 있다는 관측을 내놓고 있다.
과학기술정보통신부와 한국연구재단은 3일 이달의 과학기술인상 12월 수상자로 이관형 서울대학교 재료공학부 교수를 선정했다고 밝혔다. 시상 제도는 최근 3년간 독보적인 연구개발 성과로 과학기술 발전에 기여한 연구자를 매달 1명씩 뽑아 과기정통부 장관상과 상금을 수여한다.
수상 배경은 2차원 반도체를 대면적으로 단결정으로 합성할 수 있는 혁신 공정인 하이포택시 기술이다. 이 교수 연구팀은 이 공정을 통해 차세대 AI 반도체 발전의 핵심 인프라로 꼽히는 2차원 전이금속칼코게나이드 TMD 소재를 웨이퍼 규모로 성장시키는 데 처음으로 성공했다는 평가를 받았다.
현대 반도체는 미세 공정과 3차원 구조로 고도화되면서, 층 수가 늘어날수록 전력 소모와 발열, 누설 전류 문제가 커지고 있다. 이에 따라 원자 몇 층 두께에서도 우수한 전기적 특성을 유지하는 2차원 반도체 TMD가 차세대 논리소자와 메모리, 뉴로모픽 AI 소자 후보로 부상해 왔다. 그러나 기존 에피택시 방식은 특정 결정 구조를 가진 기판에서만 고품질 성장이 가능해, 실제 대면적 단결정 TMD 구현에는 기판 제약, 전사 과정 손상, 박막 두께 불균일성 같은 구조적 한계가 있었다.
이 교수 연구팀이 개발한 하이포택시 공정은 이런 병목을 정면으로 겨냥했다. 하이포는 아래, 택시는 배열을 뜻하는 용어로, 기존에 기판 위로 결정이 자라나는 에피택시 방식과 반대로, 위에 올려진 2차원 재료가 아래에서 성장하는 결정 배열을 유도하는 역방향 성장 개념이다. 쉽게 말해, 위층의 2차원 재료가 ‘성장 템플릿’ 역할을 하며 아래층 TMD의 결정 방향을 맞춰주는 새로운 반도체 성장 플랫폼이라는 설명이다.
특히 이번 기술은 결정성이 없는 비정질 이산화규소 SiO2 기판이나 금속 기판 등, 기존에 단결정 성장에 불리하다고 여겨진 표면에서도 고품질 TMD를 합성할 수 있게 한 점이 핵심 차별점으로 꼽힌다. 공정 호환성이 뛰어나기 때문에, 반도체 생산 라인에서 널리 쓰이는 다양한 재질 위에 직접 2차원 반도체를 성장시키는 시나리오가 열렸다는 평가다.
연구팀은 양산 가능성을 가늠하는 지표인 웨이퍼 크기 실험에서 4인치 웨이퍼 전면에 단결정 이황화몰리브덴 MoS2 박막을 형성하는 데 성공했다. 기존에는 국소 영역이나 수 센티미터 수준에서만 단결정 박막이 보고돼 왔다는 점에서, AI 칩용 대면적 2차원 채널 구현 경쟁 구도가 본격화할 수 있는 신호로 해석된다.
또 다른 성과는 층수 제어 정밀도다. 연구진은 금속 박막의 두께만 조절해 TMD 층수를 원하는 수준으로 맞추는 데 성공했다. 반도체 소자의 스위칭 특성과 누설 전류는 2차원 재료가 몇 층으로 구성되는지에 따라 크게 달라지는 만큼, 이 같은 공정 제어 능력은 회로 설계 자유도를 넓히는 요소로 꼽힌다. 이와 함께 세계 최고 수준의 전기적 특성도 확보했다는 평가다. 이는 차세대 저전력 AI 연산 칩, 초고집적 메모리, 3차원 적층 로직 소자 등 다양한 구조에서 유리한 스펙으로 받아들여진다.
하이포택시 공정은 실제 반도체 제조 공정과의 호환성도 입증했다. 연구팀은 표준적인 반도체 공정 라인에 적용 가능한 프로세스 윈도를 확보하고, 이황화텅스텐 WS2, 이셀레늄화텅스텐 WSe2 등 여러 종류의 TMD 물질에 공통적으로 적용 가능한 범용 플랫폼임을 보여줬다. 이는 하나의 공정 아키텍처로 다양한 2차원 반도체 소재 포트폴리오를 구성할 수 있다는 의미로, AI 반도체 설계 기업과 파운드리 업체 입장에서 매력적인 옵션으로 부상할 수 있다.
해당 연구는 과기정통부 기초연구지원사업의 지원을 받아 지난 2월 국제 학술지 네이처에 게재돼 학계와 산업계의 주목을 받았다. 글로벌 반도체 기업들이 2나노 이하 공정에서 전력 효율과 집적도 한계를 돌파하기 위해 GAA 구조, 2D 채널 도입 등을 검토하는 상황에서, 웨이퍼 스케일 2차원 TMD 단결정 합성 기술은 향후 공정 노드 전환 전략의 핵심 변수로 떠오를 가능성도 제기된다.
미국과 유럽, 대만 등 주요 반도체 허브에서도 2차원 반도체 기반 차세대 트랜지스터와 AI 가속기 연구가 활발하지만, 비정질 기판을 포함한 다양한 상용 공정 재료 위에 범용적으로 적용 가능한 성장 플랫폼을 확보한 사례는 제한적이다. 이런 점에서 하이포택시는 국내 연구진이 차세대 AI 반도체 소재 경쟁에서 기술 주도권을 확보할 수 있는 기반을 마련한 것으로 평가된다.
한편 2차원 반도체 상용화에는 여전히 해결해야 할 과제가 남아 있다. 대면적에서의 결함 밀도 관리, 공정 반복성, 기존 실리콘 공정 라인과의 통합 비용, 신뢰성 인증 등이다. 공정 규모를 8인치, 12인치 웨이퍼로 확장하고, 실제 AI 칩 설계와 연계한 파일럿 생산을 통해 수율과 성능을 검증하는 단계가 향후 관건이 될 전망이다. 기술의 성숙도에 따라 국내외 규제 기관에서 요구하는 신뢰성 평가 기준과 장기 내구성 검증 프로토콜도 구체화될 것으로 보인다.
이관형 교수는 실패로 보였던 실험 결과에서 출발한 연구라는 점을 강조했다. 그는 예상과 반대되는 데이터를 끝까지 추적한 집요함이 새로운 성장 메커니즘을 포착하는 계기가 됐다고 설명하면서, 향후 실리콘 이후의 반도체 플랫폼을 국내 연구진 주도로 설계하고 구현하겠다는 포부를 밝혔다. 산업계는 하이포택시 기술이 실제 양산 공정에 안착해 AI 반도체 대량생산 체계까지 이어질 수 있을지 주의 깊게 지켜보고 있다.
